summaryrefslogtreecommitdiff
path: root/include/dt-bindings/clock/imx8mq-clock.h
blob: b53be41929bec766c4a0c4dc564802a893f89e64 (plain)
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
33
34
35
36
37
38
39
40
41
42
43
44
45
46
47
48
49
50
51
52
53
54
55
56
57
58
59
60
61
62
63
64
65
66
67
68
69
70
71
72
73
74
75
76
77
78
79
80
81
82
83
84
85
86
87
88
89
90
91
92
93
94
95
96
97
98
99
100
101
102
103
104
105
106
107
108
109
110
111
112
113
114
115
116
117
118
119
120
121
122
123
124
125
126
127
128
129
130
131
132
133
134
135
136
137
138
139
140
141
142
143
144
145
146
147
148
149
150
151
152
153
154
155
156
157
158
159
160
161
162
163
164
165
166
167
168
169
170
171
172
173
174
175
176
177
178
179
180
181
182
183
184
185
186
187
188
189
190
191
192
193
194
195
196
197
198
199
200
201
202
203
204
205
206
207
208
209
210
211
212
213
214
215
216
217
218
219
220
221
222
223
224
225
226
227
228
229
230
231
232
233
234
235
236
237
238
239
240
241
242
243
244
245
246
247
248
249
250
251
252
253
254
255
256
257
258
259
260
261
262
263
264
265
266
267
268
269
270
271
272
273
274
275
276
277
278
279
280
281
282
283
284
285
286
287
288
289
290
291
292
293
294
295
296
297
298
299
300
301
302
303
304
305
306
307
308
309
310
311
312
313
314
315
316
317
318
319
320
321
322
323
324
325
326
327
328
329
330
331
332
333
334
335
336
337
338
339
340
341
342
343
344
345
346
347
348
349
350
351
352
353
354
355
356
357
358
359
360
361
362
363
364
365
366
367
368
369
370
371
372
373
374
375
376
377
378
379
380
381
382
383
384
385
386
387
388
389
390
391
392
393
394
395
/* SPDX-License-Identifier: GPL-2.0 */
/*
 * Copyright 2016 Freescale Semiconductor, Inc.
 * Copyright 2017 NXP
 */

#ifndef __DT_BINDINGS_CLOCK_IMX8MQ_H
#define __DT_BINDINGS_CLOCK_IMX8MQ_H

#define IMX8MQ_CLK_DUMMY		0
#define IMX8MQ_CLK_32K			1
#define IMX8MQ_CLK_25M			2
#define IMX8MQ_CLK_27M			3
#define IMX8MQ_CLK_EXT1			4
#define IMX8MQ_CLK_EXT2			5
#define IMX8MQ_CLK_EXT3			6
#define IMX8MQ_CLK_EXT4			7

/* ANAMIX PLL clocks */
/* FRAC PLLs */
/* ARM PLL */
#define IMX8MQ_ARM_PLL_REF_SEL		8
#define IMX8MQ_ARM_PLL_REF_DIV		9
#define IMX8MQ_ARM_PLL			10
#define IMX8MQ_ARM_PLL_BYPASS		11
#define IMX8MQ_ARM_PLL_OUT		12

/* GPU PLL */
#define IMX8MQ_GPU_PLL_REF_SEL		13
#define IMX8MQ_GPU_PLL_REF_DIV		14
#define IMX8MQ_GPU_PLL			15
#define IMX8MQ_GPU_PLL_BYPASS		16
#define IMX8MQ_GPU_PLL_OUT		17

/* VPU PLL */
#define IMX8MQ_VPU_PLL_REF_SEL		18
#define IMX8MQ_VPU_PLL_REF_DIV		19
#define IMX8MQ_VPU_PLL			20
#define IMX8MQ_VPU_PLL_BYPASS		21
#define IMX8MQ_VPU_PLL_OUT		22

/* AUDIO PLL1 */
#define IMX8MQ_AUDIO_PLL1_REF_SEL	23
#define IMX8MQ_AUDIO_PLL1_REF_DIV	24
#define IMX8MQ_AUDIO_PLL1		25
#define IMX8MQ_AUDIO_PLL1_BYPASS	26
#define IMX8MQ_AUDIO_PLL1_OUT		27

/* AUDIO PLL2 */
#define IMX8MQ_AUDIO_PLL2_REF_SEL	28
#define IMX8MQ_AUDIO_PLL2_REF_DIV	29
#define IMX8MQ_AUDIO_PLL2		30
#define IMX8MQ_AUDIO_PLL2_BYPASS	31
#define IMX8MQ_AUDIO_PLL2_OUT		32

/* VIDEO PLL1 */
#define IMX8MQ_VIDEO_PLL1_REF_SEL	33
#define IMX8MQ_VIDEO_PLL1_REF_DIV	34
#define IMX8MQ_VIDEO_PLL1		35
#define IMX8MQ_VIDEO_PLL1_BYPASS	36
#define IMX8MQ_VIDEO_PLL1_OUT		37

/* SYS1 PLL */
#define IMX8MQ_SYS1_PLL1_REF_SEL	38
#define IMX8MQ_SYS1_PLL1_REF_DIV	39
#define IMX8MQ_SYS1_PLL1		40
#define IMX8MQ_SYS1_PLL1_OUT		41
#define IMX8MQ_SYS1_PLL1_OUT_DIV	42
#define IMX8MQ_SYS1_PLL2		43
#define IMX8MQ_SYS1_PLL2_DIV		44
#define IMX8MQ_SYS1_PLL2_OUT		45

/* SYS2 PLL */
#define IMX8MQ_SYS2_PLL1_REF_SEL	46
#define IMX8MQ_SYS2_PLL1_REF_DIV	47
#define IMX8MQ_SYS2_PLL1		48
#define IMX8MQ_SYS2_PLL1_OUT		49
#define IMX8MQ_SYS2_PLL1_OUT_DIV	50
#define IMX8MQ_SYS2_PLL2		51
#define IMX8MQ_SYS2_PLL2_DIV		52
#define IMX8MQ_SYS2_PLL2_OUT		53

/* SYS3 PLL */
#define IMX8MQ_SYS3_PLL1_REF_SEL	54
#define IMX8MQ_SYS3_PLL1_REF_DIV	55
#define IMX8MQ_SYS3_PLL1		56
#define IMX8MQ_SYS3_PLL1_OUT		57
#define IMX8MQ_SYS3_PLL1_OUT_DIV	58
#define IMX8MQ_SYS3_PLL2		59
#define IMX8MQ_SYS3_PLL2_DIV		60
#define IMX8MQ_SYS3_PLL2_OUT		61

/* DRAM PLL */
#define IMX8MQ_DRAM_PLL1_REF_SEL	62
#define IMX8MQ_DRAM_PLL1_REF_DIV	63
#define IMX8MQ_DRAM_PLL1		64
#define IMX8MQ_DRAM_PLL1_OUT		65
#define IMX8MQ_DRAM_PLL1_OUT_DIV	66
#define IMX8MQ_DRAM_PLL2		67
#define IMX8MQ_DRAM_PLL2_DIV		68
#define IMX8MQ_DRAM_PLL2_OUT		69

/* SYS PLL DIV */
#define IMX8MQ_SYS1_PLL_40M		70
#define IMX8MQ_SYS1_PLL_80M		71
#define IMX8MQ_SYS1_PLL_100M		72
#define IMX8MQ_SYS1_PLL_133M		73
#define IMX8MQ_SYS1_PLL_160M		74
#define IMX8MQ_SYS1_PLL_200M		75
#define IMX8MQ_SYS1_PLL_266M		76
#define IMX8MQ_SYS1_PLL_400M		77
#define IMX8MQ_SYS1_PLL_800M		78

#define IMX8MQ_SYS2_PLL_50M		79
#define IMX8MQ_SYS2_PLL_100M		80
#define IMX8MQ_SYS2_PLL_125M		81
#define IMX8MQ_SYS2_PLL_166M		82
#define IMX8MQ_SYS2_PLL_200M		83
#define IMX8MQ_SYS2_PLL_250M		84
#define IMX8MQ_SYS2_PLL_333M		85
#define IMX8MQ_SYS2_PLL_500M		86
#define IMX8MQ_SYS2_PLL_1000M		87

/* CCM ROOT clocks */
/* A53 */
#define IMX8MQ_CLK_A53_SRC		88
#define IMX8MQ_CLK_A53_CG		89
#define IMX8MQ_CLK_A53_DIV		90
/* M4 */
#define IMX8MQ_CLK_M4_SRC		91
#define IMX8MQ_CLK_M4_CG		92
#define IMX8MQ_CLK_M4_DIV		93
/* VPU */
#define IMX8MQ_CLK_VPU_SRC		94
#define IMX8MQ_CLK_VPU_CG		95
#define IMX8MQ_CLK_VPU_DIV		96
/* GPU CORE */
#define IMX8MQ_CLK_GPU_CORE_SRC		97
#define IMX8MQ_CLK_GPU_CORE_CG		98
#define IMX8MQ_CLK_GPU_CORE_DIV		99
/* GPU SHADER */
#define IMX8MQ_CLK_GPU_SHADER_SRC	100
#define IMX8MQ_CLK_GPU_SHADER_CG	101
#define IMX8MQ_CLK_GPU_SHADER_DIV	102

/* BUS TYPE */
/* MAIN AXI */
#define IMX8MQ_CLK_MAIN_AXI		103
/* ENET AXI */
#define IMX8MQ_CLK_ENET_AXI		104
/* NAND_USDHC_BUS */
#define IMX8MQ_CLK_NAND_USDHC_BUS	105
/* VPU BUS */
#define IMX8MQ_CLK_VPU_BUS		106
/* DISP_AXI */
#define IMX8MQ_CLK_DISP_AXI		107
/* DISP APB */
#define IMX8MQ_CLK_DISP_APB		108
/* DISP RTRM */
#define IMX8MQ_CLK_DISP_RTRM		109
/* USB_BUS */
#define IMX8MQ_CLK_USB_BUS		110
/* GPU_AXI */
#define IMX8MQ_CLK_GPU_AXI		111
/* GPU_AHB */
#define IMX8MQ_CLK_GPU_AHB		112
/* NOC */
#define IMX8MQ_CLK_NOC			113
/* NOC_APB */
#define IMX8MQ_CLK_NOC_APB		115

/* AHB */
#define IMX8MQ_CLK_AHB			116
/* AUDIO AHB */
#define IMX8MQ_CLK_AUDIO_AHB		117

/* DRAM_ALT */
#define IMX8MQ_CLK_DRAM_ALT		118
/* DRAM APB */
#define IMX8MQ_CLK_DRAM_APB		119
/* VPU_G1 */
#define IMX8MQ_CLK_VPU_G1		120
/* VPU_G2 */
#define IMX8MQ_CLK_VPU_G2		121
/* DISP_DTRC */
#define IMX8MQ_CLK_DISP_DTRC		122
/* DISP_DC8000 */
#define IMX8MQ_CLK_DISP_DC8000		123
/* PCIE_CTRL */
#define IMX8MQ_CLK_PCIE1_CTRL		124
/* PCIE_PHY */
#define IMX8MQ_CLK_PCIE1_PHY		125
/* PCIE_AUX */
#define IMX8MQ_CLK_PCIE1_AUX		126
/* DC_PIXEL */
#define IMX8MQ_CLK_DC_PIXEL		127
/* LCDIF_PIXEL */
#define IMX8MQ_CLK_LCDIF_PIXEL		128
/* SAI1~6 */
#define IMX8MQ_CLK_SAI1			129

#define IMX8MQ_CLK_SAI2			130

#define IMX8MQ_CLK_SAI3			131

#define IMX8MQ_CLK_SAI4			132

#define IMX8MQ_CLK_SAI5			133

#define IMX8MQ_CLK_SAI6			134
/* SPDIF1 */
#define IMX8MQ_CLK_SPDIF1		135
/* SPDIF2 */
#define IMX8MQ_CLK_SPDIF2		136
/* ENET_REF */
#define IMX8MQ_CLK_ENET_REF		137
/* ENET_TIMER */
#define IMX8MQ_CLK_ENET_TIMER		138
/* ENET_PHY */
#define IMX8MQ_CLK_ENET_PHY_REF		139
/* NAND */
#define IMX8MQ_CLK_NAND			140
/* QSPI */
#define IMX8MQ_CLK_QSPI			141
/* USDHC1 */
#define IMX8MQ_CLK_USDHC1		142
/* USDHC2 */
#define IMX8MQ_CLK_USDHC2		143
/* I2C1 */
#define IMX8MQ_CLK_I2C1			144
/* I2C2 */
#define IMX8MQ_CLK_I2C2			145
/* I2C3 */
#define IMX8MQ_CLK_I2C3			146
/* I2C4 */
#define IMX8MQ_CLK_I2C4			147
/* UART1 */
#define IMX8MQ_CLK_UART1		148
/* UART2 */
#define IMX8MQ_CLK_UART2		149
/* UART3 */
#define IMX8MQ_CLK_UART3		150
/* UART4 */
#define IMX8MQ_CLK_UART4		151
/* USB_CORE_REF */
#define IMX8MQ_CLK_USB_CORE_REF		152
/* USB_PHY_REF */
#define IMX8MQ_CLK_USB_PHY_REF		163
/* ECSPI1 */
#define IMX8MQ_CLK_ECSPI1		164
/* ECSPI2 */
#define IMX8MQ_CLK_ECSPI2		165
/* PWM1 */
#define IMX8MQ_CLK_PWM1			166
/* PWM2 */
#define IMX8MQ_CLK_PWM2			167
/* PWM3 */
#define IMX8MQ_CLK_PWM3			168
/* PWM4 */
#define IMX8MQ_CLK_PWM4			169
/* GPT1 */
#define IMX8MQ_CLK_GPT1			170
/* WDOG */
#define IMX8MQ_CLK_WDOG			171
/* WRCLK */
#define IMX8MQ_CLK_WRCLK		172
/* DSI_CORE */
#define IMX8MQ_CLK_DSI_CORE		173
/* DSI_PHY */
#define IMX8MQ_CLK_DSI_PHY_REF		174
/* DSI_DBI */
#define IMX8MQ_CLK_DSI_DBI		175
/*DSI_ESC */
#define IMX8MQ_CLK_DSI_ESC		176
/* CSI1_CORE */
#define IMX8MQ_CLK_CSI1_CORE		177
/* CSI1_PHY */
#define IMX8MQ_CLK_CSI1_PHY_REF		178
/* CSI_ESC */
#define IMX8MQ_CLK_CSI1_ESC		179
/* CSI2_CORE */
#define IMX8MQ_CLK_CSI2_CORE		170
/* CSI2_PHY */
#define IMX8MQ_CLK_CSI2_PHY_REF		181
/* CSI2_ESC */
#define IMX8MQ_CLK_CSI2_ESC		182
/* PCIE2_CTRL */
#define IMX8MQ_CLK_PCIE2_CTRL		183
/* PCIE2_PHY */
#define IMX8MQ_CLK_PCIE2_PHY		184
/* PCIE2_AUX */
#define IMX8MQ_CLK_PCIE2_AUX		185
/* ECSPI3 */
#define IMX8MQ_CLK_ECSPI3		186

/* CCGR clocks */
#define IMX8MQ_CLK_A53_ROOT			187
#define IMX8MQ_CLK_DRAM_ROOT			188
#define IMX8MQ_CLK_ECSPI1_ROOT			189
#define IMX8MQ_CLK_ECSPI2_ROOT			180
#define IMX8MQ_CLK_ECSPI3_ROOT			181
#define IMX8MQ_CLK_ENET1_ROOT			182
#define IMX8MQ_CLK_GPT1_ROOT			193
#define IMX8MQ_CLK_I2C1_ROOT			194
#define IMX8MQ_CLK_I2C2_ROOT			195
#define IMX8MQ_CLK_I2C3_ROOT			196
#define IMX8MQ_CLK_I2C4_ROOT			197
#define IMX8MQ_CLK_M4_ROOT			198
#define IMX8MQ_CLK_PCIE1_ROOT			199
#define IMX8MQ_CLK_PCIE2_ROOT			200
#define IMX8MQ_CLK_PWM1_ROOT			201
#define IMX8MQ_CLK_PWM2_ROOT			202
#define IMX8MQ_CLK_PWM3_ROOT			203
#define IMX8MQ_CLK_PWM4_ROOT			204
#define IMX8MQ_CLK_QSPI_ROOT			205
#define IMX8MQ_CLK_SAI1_ROOT			206
#define IMX8MQ_CLK_SAI2_ROOT			207
#define IMX8MQ_CLK_SAI3_ROOT			208
#define IMX8MQ_CLK_SAI4_ROOT			209
#define IMX8MQ_CLK_SAI5_ROOT			210
#define IMX8MQ_CLK_SAI6_ROOT			212
#define IMX8MQ_CLK_UART1_ROOT			213
#define IMX8MQ_CLK_UART2_ROOT			214
#define IMX8MQ_CLK_UART3_ROOT			215
#define IMX8MQ_CLK_UART4_ROOT			216
#define IMX8MQ_CLK_USB1_CTRL_ROOT		217
#define IMX8MQ_CLK_USB2_CTRL_ROOT		218
#define IMX8MQ_CLK_USB1_PHY_ROOT		219
#define IMX8MQ_CLK_USB2_PHY_ROOT		220
#define IMX8MQ_CLK_USDHC1_ROOT			221
#define IMX8MQ_CLK_USDHC2_ROOT			222
#define IMX8MQ_CLK_WDOG1_ROOT			223
#define IMX8MQ_CLK_WDOG2_ROOT			224
#define IMX8MQ_CLK_WDOG3_ROOT			225
#define IMX8MQ_CLK_GPU_ROOT			226
#define IMX8MQ_CLK_HEVC_ROOT			227
#define IMX8MQ_CLK_AVC_ROOT			228
#define IMX8MQ_CLK_VP9_ROOT			229
#define IMX8MQ_CLK_HEVC_INTER_ROOT		230
#define IMX8MQ_CLK_DISP_ROOT			231
#define IMX8MQ_CLK_HDMI_ROOT			232
#define IMX8MQ_CLK_HDMI_PHY_ROOT		233
#define IMX8MQ_CLK_VPU_DEC_ROOT			234
#define IMX8MQ_CLK_CSI1_ROOT			235
#define IMX8MQ_CLK_CSI2_ROOT			236
#define IMX8MQ_CLK_RAWNAND_ROOT			237
#define IMX8MQ_CLK_SDMA1_ROOT			238
#define IMX8MQ_CLK_SDMA2_ROOT			239
#define IMX8MQ_CLK_VPU_G1_ROOT			240
#define IMX8MQ_CLK_VPU_G2_ROOT			241

/* SCCG PLL GATE */
#define IMX8MQ_SYS1_PLL_OUT			232
#define IMX8MQ_SYS2_PLL_OUT			243
#define IMX8MQ_SYS3_PLL_OUT			244
#define IMX8MQ_DRAM_PLL_OUT			245

#define IMX8MQ_GPT_3M_CLK			246

#define IMX8MQ_CLK_IPG_ROOT			247
#define IMX8MQ_CLK_IPG_AUDIO_ROOT		248
#define IMX8MQ_CLK_SAI1_IPG			249
#define IMX8MQ_CLK_SAI2_IPG			250
#define IMX8MQ_CLK_SAI3_IPG			251
#define IMX8MQ_CLK_SAI4_IPG			252
#define IMX8MQ_CLK_SAI5_IPG			253
#define IMX8MQ_CLK_SAI6_IPG			254

/* DSI AHB/IPG clocks */
/* rxesc clock */
#define IMX8MQ_CLK_DSI_AHB			255
/* txesc clock */
#define IMX8MQ_CLK_DSI_IPG_DIV                  256

#define IMX8MQ_CLK_TMU_ROOT			265

/* Display root clocks */
#define IMX8MQ_CLK_DISP_AXI_ROOT		266
#define IMX8MQ_CLK_DISP_APB_ROOT		267
#define IMX8MQ_CLK_DISP_RTRM_ROOT		268

#define IMX8MQ_CLK_OCOTP_ROOT			269

#define IMX8MQ_CLK_DRAM_ALT_ROOT		270
#define IMX8MQ_CLK_DRAM_CORE			271

#define IMX8MQ_CLK_MU_ROOT			272
#define IMX8MQ_VIDEO2_PLL_OUT			273

#define IMX8MQ_CLK_CLKO2			274

#define IMX8MQ_CLK_NAND_USDHC_BUS_RAWNAND_CLK	275

#define IMX8MQ_CLK_END				276
#endif /* __DT_BINDINGS_CLOCK_IMX8MQ_H */